Choose a country or area to see content specific to your location
确认您的国家或地区
请确认
请确认您的国家/地区,以便查看相关的价格、特别优惠、活动以及 联系信息。
通过以符合条件的是德科技或竞品设备以旧换新,购买我们最新的仪器 ,最高可享50%的优惠。
每1U机架空间可容纳4个通道,带宽高达1 GHz,并支持多台示波器同步。
利用功能强大的独立设计环境,对复杂的3D互连架构进行设计、建模和验证。
在下一代I/O、内存和互连接口上实现发送器和接收器的自动验证。
从收发器到互连,增强 1.6T 网络的可靠性,以支持人工智能级别的负载。
将是德科技 VSA 软件与新款 XA5 信号分析仪配合使用,即可实现进阶 的可视化、解调和分析——立即开始您的 30 天试用。
凭借额外的内存和存储空间,这些增强型NPB可运行是德科技的AI安全与性能监控软件以及AI技术栈。
探索涵盖集成电路设计、验证、晶圆测试和光子学的端到端工作流程。
使用专为是德科技仪器 设计的精密配件,最大限度地提高精度和性能。
专为解决您所在行业特有的设计和测试难题而量身打造的解决方案。
用例与产品生命周期的每个阶段相对应,从设计到运营。
成功案例
权威的应用说明、数据表、参考设计和测试流程,可帮助加快设计和验证决策。
以实践为主的集训课程,教授工程师可立即运用的系统设计、测试方法和生产工作流程。
学习中心
探索用于设计、验证和扩展人工智能系统及网络的方法论、测试策略和技术资源。
欢迎访问 24x7 自助服务门户网站
其他产品支持
勤学以广博工程师的智慧知识宝库
学习资源
如何解决信号完整性问题:基础篇
《如何解决信号完整性问题:基础篇》向您展示如何运用基础信号完整性(SI)分析技术——如眼图、S参数、时域反射法(TDR)及单脉冲响应——来解决信号完整性问题。
N5186AMXG 信号发生器功率放大器测试演示
N5186AMXG 矢量信号发生器概述,通过使用 N9042BUXA 信号分析仪,演示了直接数字合成(DDS)架构的优势、同信道 EVM 解调性能以及异信道 ACLR 性能。
雷达覆盖范围图建模
学习一种新的覆盖图绘制方法,该方法涵盖射频电路设计与信号处理效应。
2 查看
M8135A & M8136A 通用信号处理器架构(USPA)
是德科技的通用信号处理架构(USPA)是一款高性能、模块化、全可编程的实时平台,具备超高速数据生成与采集能力。通过将是德科技的超高速信号转换器与功能强大的全可访问尖端FPGA相结合,客户能够以最短的启动时间开始开发其特定应用的数字信号处理方案,并从项目伊始便专注于定制化数字信号处理技术的研发。
信号分析仪中的预选架构
现代微波和毫米波信号分析仪必须将各种输入信号下变频至中频(IF),以便进行数字化和处理。是德科技 XA5 SA6210A 信号分析仪集成了 YTF 和可切换滤波器组,使工程师能够针对每项测量选择最佳的预选方法。
雷达信号处理模型
专用仿真器和现场测试成本高昂、耗时长,且通常在开发后期才进行。本应用说明介绍了一种灵活、低成本的方法,通过具备真实脉冲行为和虚拟场景的数字孪生雷达系统,在早期阶段生成雷达信号,同时支持算法和硬件验证。
进阶 《实验室信号处理与分析》
概述了是德科技(Keysight)的 VPIlabExpert 软件,该软件可通过集成的仿真和实验室工作流生成测试信号、处理实验数据并分析光通信性能。
生物医学行业光学成像信号处理
生物医学工程教育研究解决方案简报:生物医学行业光学成像的信号处理
新型脉冲信号处理与分析技术
获取用于各类脉冲分析的最佳工具和最新进展,以及适用于各种信号和测量目标的显示与分析技术。
N6820USDE 通用信号检测(USD)功能
是德科技N6820ES Surveyor 4D软件的N6820USDE USD功能,为创建检测器提供了基础架构和能力,可用于发现感兴趣信号(SOI),而无需编程或编译代码。
基于低延迟反馈系统的量子比特评估高速信号处理技术
M3000 系列模块化卡可对信号进行高速处理。通过结合可选的可编程 FPGA DSP 功能与硬虚拟仪器(HVI)技术,可提供实时处理能力,从而缩短从模数转换器到任意波形发生器的决策执行时间。
大学与产业合作物联网试点项目:导言与经验总结 - AR
由Aaron Ooi提供
PathWave 软件大学教育支持计划
是德科技PathWave 软件提供了一个虚拟环境,用于设计和预测性能,这与行业同行所采用的方式完全一致。是德科技设计了大学教育支持计划,使高校能够在其课程中使用该软件的完整功能版本,让学生能够使用与政府和行业相同的工具进行实践。
大学项目
VPIphotonics 大学计划概述,该计划为学术界提供光子学设计与仿真软件、教学资料,并为教育及非商业性研究提供支持。
缓解高速小芯片设计中的信号完整性挑战
本白皮书探讨了高速芯片级系统中的信号完整性挑战,并阐述了眼图分析如何揭示串扰等关键干扰问题。通过一个通用芯片级互连快车(UCIe)案例研究,白皮书展示了是德科技 EDA 串扰分析仪如何帮助工程师在设计流程的早期阶段识别并缓解信号完整性问题。
理解信号生成中的相位噪声需求与选择
本应用说明首先阐述相位噪声的基础原理,随后深入探讨架构选项及不同功能替代方案的影响。接着概述是德科技信号发生器的特性,以及其内置功能如何增强或选择性降低相位噪声性能。
UCIe 与 BoW:选择合适芯片标准实务指南
关于 UCIe 与 BoW 芯片片互连标准的工程实践比较。本白皮书探讨了架构权衡、信号完整性考量以及实际通道分析,旨在帮助设计人员为注重性能、互操作性和成本的芯片片应用选择合适的标准。
大学教授将实验室搭建和配置时间缩短了75%
一位在该系任教多年的终身教授,曾因需要为电子工程专业的学生预先配置和管理实验室而感到力不从心。借助是德科技BenchVue 管理解决方案,他大幅加快了工作流程,从而能够将更多时间投入到学生身上。
可见性架构水龙头规划最佳实践
在数据监控领域,确保对网络数据的正确访问是至关重要的环节。数据缺失或错误将延缓安全监控工具对问题的分析进程,甚至可能导致工具得出错误结论。由此引发的后果包括:安全威胁被忽视、安全警报误报、网络性能受损以及成本上升。 本白皮书旨在提供通用指南,协助优化您的可视化架构,使您能在监控体系构建初期即收集更优质的数据。文中详细阐述了网络探针(Taps)、SPAN端口、虚拟探针及各类探针解决方案(包括旁路交换机)的差异,并通过三个实例结合最佳实践建议进行说明。
英特尔代工业务为下一代芯片片(Chiplet)设计提供硅前 验证支持
是德科技 EDA 部门与英特尔代工厂合作,利用是德科技 Chiplet PHY Designer 支持嵌入式多芯片互连桥接技术(EMIB-T)。该工作流支持新兴的互连标准,包括通用芯片互连快车 2.0(Universal Chiplet Interconnect Express 2.0)和开放计算项目“线束”(Open Compute Project Bunch of Wires),旨在提高芯片片的设计灵活性,并实现硅前 。
您想搜索哪方面的内容?