是德科技与Rambus合作，在AES设计中检测硅前 侧信道泄漏

是德科技与Rambus合作，证明了在硅前 阶段即可检测出进阶 加密标准（AES）设计中的侧信道漏洞。Rambus选取了其某款AES设计的预发布版本，此前通过传统的基于现场可编程门阵列（FPGA）的验证测试，已在该设计中发现了一个SCA漏洞。利用是德科技Inspector硅前 SCA，是德科技设备安全团队直接从仿真中识别出了AES设计信号中的侧信道泄漏及其根本原因，而无需使用物理硬件。该结果与Rambus团队进行的传统FPGA验证结果高度吻合。

随着加密实现方案的复杂性不断增加，在设计周期的早期阶段识别漏洞已成为当务之急。在硅前 阶段发现问题，既能降低耗资巨大的芯片重新流片风险，又能缩短产品上市时间，并省去昂贵的物理测试设备。这为半导体和IP设计人员提供了一条更快、更具可扩展性的路径，以实现抗侧信道的芯片。

应对早期阶段的安全挑战

开发具有密码学安全性的芯片是硬件工程中最具挑战性的任务之一。侧信道攻击利用的是功耗或电磁辐射等非预期信号，而非算法本身的缺陷，甚至可能破坏数学上严谨的实现方案。传统上，识别这些弱点需要实物硬件，且往往在设计周期的后期才进行，这使得避免大规模返工变得十分困难。

Rambus此前曾通过基于FPGA的验证测试，在其某款AES内核的预发布版本中发现了一个侧信道漏洞。面临的挑战在于：在没有物理硬件的情况下，能否在寄存器传输级（RTL）和仿真阶段检测到该漏洞，以及能否直接在设计中定位其根本原因。

硅前 提供物理层面洞察的分析

凯思特（Keysight）的器件安全团队利用凯思特的DS2210A Inspector硅前 SCA，对 Rambus 的 AES 预发布设计进行了分析，从而独立检测出了已知的泄漏现象并确定了其来源，且无需依赖物理器件或实验室设备。

结果表明，在FPGA测试中观察到的同一侧信道泄漏问题在硅前 阶段已被识别，其根本原因已在设计中被准确定位，且在RTL和门级仿真中检测结果一致。分析结果与传统的硅后验证方法高度吻合。对最终发布版本的验证证实，Rambus采取的缓解措施已彻底解决了该漏洞。

Rambus 工程部技术总监吉尔伯特·古德威尔（Gilbert Goodwill）表示：“是德科技的‘Pre Silicon SCA’仿真技术通过定位与检测到的泄漏相关的底层代码，相比基于硬件（FPGA 或 ASIC）的测试实现了显著改进。与孤立于代码之外进行的基于硬件的测试相比，这是一项重大进步。 该工具不仅能够以足够精细的程度模拟代码以发现泄漏，还具备足够的性能使其切实有用，如今更实现了泄漏与代码的关联，这对开发抗侧信道攻击的知识产权的工程师而言意义重大。” 

在设计流程的早期阶段融入安全措施

该案例研究凸显了半导体行业在硬件安全方面所采取方法的更广泛转变。传统上，侧信道评估通常在开发周期的后期进行，即在综合阶段之后，甚至往往在流片之后，此时修复漏洞的成本最高。基于FPGA的硅前 测试虽然将评估环节提前，但仍然需要物理硬件、测量系统的校准以及设备维护。

是德科技的 Inspector Pre Silicon SCA 更进一步，实现了完全基于仿真的分析。它消除了对硬件的依赖，可提供确定且可重复的结果，并且所需测试路径更少。由于它直接对 RTL 和网表设计进行分析，因此可以集成到设计流程中，并在每次修改后重新运行，从而支持迭代式、数据驱动的安全开发。

重要的是，它通过帮助尽早识别潜在的漏电问题，从而对FPGA工作流程起到补充作用，使团队能够将精力集中在最关键的物理验证环节上。

更早得到答案，减少耗费高昂的重新试算 

随着半导体 、汽车、航空航天和国防等领域的安全要求日益严格，能够及早发现并解决漏洞正逐渐成为决定性的优势。是德科技Inspector硅前 SCA为设计团队提供了更快、更精准的流片路径，既降低了耗资巨大的重新设计风险，又缩短了产品上市时间，并增强了对每项加密实现安全性的信心。

请阅读完整的案例研究，详细了解相关方法和技术成果。