硬件描述语言（HDL）协同仿真提供了一个易于使用的 HDL 仿真器链接，并支持 Verilog 和 VHDL 语言。

HDL 模型是由用户定义的。HDL 协同仿真使您可以访问先进设计系统（ADS）和 HDL 仿真器图形用户界面，以进行数据分析和显示。

产品特点

  • 具有从基带到射频的内置混合信号处理功能，提供功能强大且精确的系统验证，
  • 经过简化的用户界面使多个仿真器的使用变得简单
  • 先进设计系统（ADS）与 HDL 设计之间紧密交互，可以实现快速设计、调试和协同验证
  • 从系统设计到 ASIC/FPGA 实施均采用一个综合设计流程

HDL 协同仿真有助于确保在系统层面上，结合使用 Verilog HDL 或 VHDL 与电路特性模型，成功开发出片上系统（SOC）或专用集成电路（ASIC）。借助 HDL 协同仿真，您可以轻松将现有或现成的 HDL 代码和相关知识产权（IP）整合到您的设计中。这个功能使您能够高效地充分利用过去的工作成果，并在将设计制成芯片之前对其进行完整验证。

HDL 协同仿真软件现已整合到 Ptolemy 组件中。