任何一个独立的测量中都可能包含一些噪声，这些噪声可能会使我们感兴趣的信号及谐波分量、调制边带等变得模糊不清。平均值法是信号处理的一种方法，可以降低噪声影响，提高信噪比（SNR），并使用户进一步了解感兴趣信号。它还可以带来更佳的分辨率和动态范围。

是德的许多高速数字转换器都具有板载现场可编程门阵列（FPGA），FPGA主要用于满足需要快速采样率和宽带宽的实时应用的需求。FPGA 板的固化软件具备实时数据处理能力，比如峰值检测和信号平均值。对于信号平均值，FPGA 固化软件还支持三项高级技术：噪声抑制累加、分段累加和乒乓累加。

噪声抑制累加

在诸如飞行时间频谱学的应用中，信号是位于噪声基线之上的小概率事件。FPGA 处理降低了随机噪声，从而最终提升了数字转换器在噪声出现时检测此类信号的能力。FPGA 板中的平均值固化软件允许用户设置一个阀值，在将数据值输入求和之前必须确保该值超过了所设定的阀值。

要简化整个系统设计并避免合计数据出现溢出，在求合计值之前可以从每个数据值中减去噪声基础值。FPGA 固化软件针对负向信号使用类似功能。

分段累加

在许多时间解析应用中，必须采集多个取平均值的波形，同时各个测量之间要有极低的静寂时间。这可以通过对取平均值的存储器进行分段来实现。在是德的数字转换器中，用户可以对分段长度进行编程，并且可以存储 1 ～ 128000 个独立的合计数据的累加值。静寂时间取决于分段的大小。

乒乓累加

为了提高测量速度，基于 FPGA 的平均值流程允许进行乒乓累加和处理。静寂时间过后，FPGA 中的每个分段累加结束时，在输出读数之前，新的累加就以开始。即使继续进行累加，之前的分段也可通过高速总线读出数值。

Related Links