是德数字转换器以专有的专用集成电路（ASIC）为基础，这种集成电路可以优化数据转换系统（包括高速模数转换器（ADC）以及全并行模数转换器）的性能。这些芯片组集成在模块化高速数字转换器中，是那些高精度、高速度以及功率敏感型应用的理想选择。ASIC 专用于优化与提升在千兆赫频率范围内的高速和全并行模数转换器的性能。

利用专门构建的组件

前端的 ADC 芯片组将信号调节、放大、触发和交叉（这些都是高速数据采集的必备功能）集成到了一对 ASIC 装置中。前端放大器（FEA）芯片为后续的高速和全并行 ADC 的最佳电压电平提供了信号调节和放大功能。FEA 电路还包括一个带宽受限的滤波器，该滤波器能够降低信号噪声。

在多个通道上采集并通过多个 FEA 的输入信号可路由到交叉点式开关芯片，此芯片支持对多达 4 个高速 ADC 设备进行交叉存取。在经过高速 ADC 的转换之后，这个数字化信号可以存储到采集存储器或者使用现场可编程门陈列（FPGA）进行处理。

时钟和存储器 ADC 芯片组提供了关键的时钟和同步信号；还能捕获和存储由高速或全并行 ADC 所采集的数据，并且以最大的吞吐量进行上述操作。时钟 ASIC 包括构建多 ADC 采集系统的时基系统所需要的功能。在使用一个时钟发生器、一个时钟分配电路的情况下，多达 4 个高速 ADC 可按高达 10 GSa/s 的速度进行交叉采样。

通过特定的时钟输入和输出可以实现多时钟电路的同步。采集和存储控制器 ASIC 能够捕获和存储多达 20 位的数字数据，这些数据通常是由高速 ADC 以高达 2 Gbyte/s 的速度生成。该设计使用大型的内部静态 RAM 和高速时钟频率，并且能够针对快速的输入/输出信号接受和生成低压差分信号（LVDS）电平。

提升整体的测试性能

高速和全并行 ADC 以及数字转换器模块所采用的技术可提供出色的性能：更短测量时间、更快测试速度以及更低单次测量成本。更小体积、更低功耗使系统占用更小空间，并具有更长的正常运行时间（即更低的 MTBF）。

Related Links