如何执行 CXL 1.1 和 2.0 协议验证

索取报价

查看应用说明

+ PCIe 协议分析仪

确保可靠的 CXL 链路初始化及一致性行为

Compute Express Link (CXL) 1.1 和 2.0 扩展了 PCI Express (PCIe) 物理层，以支持主机、加速器和内存设备之间的低延迟、缓存一致性通信。这些早期的 CXL 实现方案在点对点和交换式拓扑上引入了 CXL.io、CXL.cache 和 CXL.mem 协议，在保持与 PCIe 的软件兼容性的同时，支持异构计算系统中的内存扩展、加速器连接和资源共享。

对 CXL 1.1 和 2.0 设备的验证需要测试链路初始化、LTSSM 状态转换、协议协商以及主机与端点之间的一致性流程。工程师必须观察并关联 PCIe 和 CXL 协议层之间的数据包交换，以验证在系统启动和正常运行期间的排序规则、时序关系以及正确行为。具备详细解码功能的时间对齐多层可视性，是基础违反 CXL 1.1 和 2.0 规范基础协议违规、互操作性问题和一致性故障基础。

CXL 1.1 和 2.0 协议验证解决方案

要验证 CXL 1.1 和 2.0 协议的合规性，需要捕获并分析协议流量，以确认链路初始化、协议协商以及主机与设备之间的一致性行为是否正确。是德科技的 CXL 1.1 和 2.0 协议验证解决方案将高保真协议捕获与深度分析相结合，用于监控 LTSSM 状态转换、解码 CXL.io、CXL.cache 和 CXL.mem 事务，并关联 PCIe 和 CXL 协议层之间的事件。通过时间对齐的协议行为可视化以及详细的数据包级解码，工程师能够识别协议违规、时序不匹配和互操作性问题，从而加速基于 CXL 的系统的调试和验证工作流程。

索取报价