如何测试CMOS栅极介电层的可靠性

参数分析器
+ 参数 分析器

CMOS栅极介电层击穿特性分析

互补金属氧化物半导体(CMOS)栅极介电层的表征需要在施加受控电压或电流应力同时,测量栅极漏电流和介电击穿行为。零时点介电击穿(TZDB)是在栅极电压逐渐升高直至发生击穿的过程中进行的,而时变介电击穿(TDDB)则是施加恒定的电压或电流应力,并测量介电层发生击穿所需的时间。

电压斜坡(V-Ramp)和电流斜坡(J-Ramp)测量为评估介电性能提供了额外的方法。V-Ramp测试以恒定的线性速率增加介电体两端的电压,直至发生击穿;而J-Ramp测试则在对数间隔的时间点上增加电流。这些测量可获取包括击穿电压、击穿时间以及击穿前注入介电体的总电荷量在内的各项参数。

CMOS栅极介质可靠性测试解决方案

栅极介电层可靠性测试需要施加受控的电应力,并结合高灵敏度的电流和电压测量,以检测介电击穿。 B1500A 半导体器件分析仪配备可配置的源/监测单元,用于施加应力并测量栅极漏电流,包括针对低漏电流器件的高分辨率电流测量功能。EasyEXPERT 提供了即用型应用测试,可用于零时点介电击穿 (TZDB)、时变介电击穿 (TDDB)、电压斜坡 (V-Ramp) 和电流斜坡 (J-Ramp) 测量。 V-Ramp 和 J-Ramp 测试可确定击穿参数,例如总击穿电荷和击穿电压,同时测量结果和电流-电压特性可显示并存储以供后续分析。

参见 CMOS 栅极介质可靠性测试解决方案的框图

CMOS栅极绝缘层可靠性测试原理框图

了解我们CMOS栅极介电层可靠性测试解决方案中的产品

联系我们 标识

联系我们的专家之一

需要帮助找到适合您的解决方案吗?