DDR 存储器概述、开发周期和挑战 - 应用指南
应用指南

DDR 存储器概述、开发周期和挑战 - 应用指南

Show Description

DDR 概述

存储器的身影现在到处可见 — 不仅在服务器、工作站和台式电脑中使用，还广泛嵌入在消费电子、汽车和其他系统设计中。每一代 DDR SDRAM（双倍数据速率同步动态随机存取存储器）的推出，都伴随着速度提升、封装尺寸减小，以及功耗降低（参见表 1）。这些功能特性方面的改进，也使得设计人员在降低设计裕量、提高信号完整性和互操作性方面面临更多的挑战。

DDR 接口

电子器件工程联合会（JEDEC）现已针对小功率DDR（LPDDR）或移动设备（移动DDR）推出了全新的 DDR 标准。顾名思义，这个标准使用了更低的信号幅度，进一步改善了功耗情况。目前，该标准已经达到了 DDR1 的技术指标。工程师们将无需重新设计器件的链路层或协议层，便可享受功耗降低带来的种种优势，因为只需很少的投资便能调整系统的电压电平。

DDR 接口可传输控制、地址、时钟、选通和数据信号。如图 1 所示，时钟、地址和控制信号从存储器控制器单向传输到 DDR 芯片；选通和数据信号为双向传输。在读取操作中，选通和数据信号从DDR 芯片传输到存储器控制器。在写入操作中，信号沿相反方向传输。随着数据传输速率的增加和信号幅度的降低，为了提高信号性能，时钟和选通信号采用差分信号，这样可以消除共模噪声。其他信号仍然在单端模式下操作，更容易受到噪声、串扰和干扰的影响。

请下载此"DDR 存储器概述、开发周期和挑战 
"应用指南，了解更多知识。