异步高速链路系统的 IBIS-AMI 建模

异步高速链路系统的 IBIS-AMI 建模

作者：Hongtao Zhang，赛灵思, Fangyi Rao，是德科技, Daniel (Zhaoyin) Wu，赛灵思, Geoff Zhang，赛灵思

摘要

高速串行链路系统的 IBIS-AMI 建模已成为业界事实上的标准。IBIS-AMI 建模标准是经过不断演进而确立的，最初只是用于 NRZ 信令的直通（THRU）通道建模，而后逐渐扩展到包含串扰干扰源、包含中继器的链路、反向通道发射机（TX）和接收机（RX）均衡器训练流程，以及 PAM4 和 双二进制信令的建模。

然而，迄今为止，IBIS-AMI 建模还只能支持同步系统，即发射机和接收机共享一个公共参考时钟源。在实际应用中，更多的系统采用的是异步工作模式，即发射机和接收机的参考时钟之间存在一定的频率偏移。因此，在发射机和接收机之间发生频率偏移时，不能通过标准的 IBIS-AMI 仿真验证时钟数据恢复（CDR）特性。后果是无法精确地评测频率偏移的影响，导致对系统性能的估计过于乐观。

在本文中，我们提出了一种方法，确保可以在现有的 IBIS-AMI 架构中构建异步高速链路系统的模型，从而能够通过时域仿真研究异步状况下 CDR 的动态特征。本文阐述了进行异步链路系统仿真的步骤，并详细介绍了为捕获异步效应而需要对现有建模和仿真实践做出的改进。我们利用提议的方法分析了异步链路的具体实例，并提供了仿真结果，之后展示了在参考时钟有频率偏移时的 CDR 特性，并测量了由此所导致的计时偏差。我们还利用在不同数据速率下具有不同损耗特征的通道，检查了对频率 PPM 偏移的系统容限。最后，文中论述了异步发射机和接收机时钟对链路预算和系统性能的影响。

作者简历

• Hongtao Zhang 于 2006 年获得加州大学圣迭戈分校电气与计算机工程博士学位。他在 2013 年加入赛灵思，现在是高级设计工程师，从事 SerDes 体系结构开发和电路设计工作。2010 到 2013 年，他是 Oracle 公司SerDes 设计团队的成员，负责电路设计和体系结构建模。在此之前，他在达拉斯德州仪器从事 DerDes 表征工作。他目前关注的领域是 SerDes 体系结构开发和建模、高速混合信号电路设计和优化，以及系统级建模。
• Fangyi Rao 是是德科技公司的研发总工程师。他获得了西北大学理论物理专业博士学位。他于 2006 年加盟安捷伦/是德科技 EEsoft，负责开发 ADS 中的模拟/射频和 SI 仿真技术。2003 到 2006 年，他在 Cadence DesignSystems 公司任职，期间开发了 SpectreRF 谐波平衡技术，并进行了对非线性电路的扰动分析。2003 年以前，他主要从事 EM 仿真、非线性器件建模和医学成像等方面的工作。
• Daniel（Zhaoyin）Wu 自 2010 年起加入赛灵思的 SerDes 技术组，担任高级设计工程师。他采用 SOC 和 3DIC 进行 SerDes 建模/体系结构设计和系统仿真。他在赛灵思还负责螺旋电感器、手指电容器（MOMcap）、电感电容谐振回路以及芯片信号/时钟路由的电磁设计/建模。在加盟赛灵思之前，他先后在 Ansoft Corp、AltraBroadband Inc. 和 ITRI 公司任职。他在 RFIC 电路和无源元器件设计方面拥有丰富的经验，如 UHF RFID标签、UWB 收发信机、GSM900/1800、单片螺旋电感器/变压器/平衡-不平衡转换器、多层 LTCC/有机射频滤波器以及平面天线等。他发表了 5 篇关于电路/电磁设计方面的论文，获得了 2 项关于螺旋电感器的美国专利和 1 项关于 MoM 电容器的美国专利。
• Geoff Zhang 于 1997 年获得美国爱荷华州立大学（位于爱荷华州艾姆斯）微波工程和信号处理专业博士学位。他于 2013 年 6 月加入赛灵思公司。Geoff 目前是 SerDes 技术事业部的杰出工程师兼项目主管，负责收发信机体系结构开发与建模。在加盟赛灵思之前，他曾先后在海思、华为、LSI、杰尔系统、朗讯科技以及德州仪器任职。目前，他专门从事光电领域的收发信机体系结构建模和系统级端到端仿真。 

引言

本文介绍了异步高速链路系统的输入/输出缓冲信息规范算法模型接口（IBIS-AMI）的建模和仿真。然而，迄今为止，IBIS-AMI 建模只支持同步系统，即发射机和接收机共享同一个公共参考时钟源。但是在实际应用中，更多的系统采用异步模式工作，即发射机和接收机的参考时钟之间有一定的频率偏移。在发射机和接收机之间有频率偏移时，时钟数据恢复（CDR）特性无法通过仿真得到验证。因此，用户无法精准评测频率偏移的影响，导致对系统性能的估计可能过于乐观。

为了精确地仿真串行链路，除了需要设置抖动和噪声等系统参数之外，还必须精确建立链路通道和 SerDes（或其他有源元器件比如继电器或重计时器）的模型。在 SerDes 内部，我们需要建立前馈均衡（FFE）、持续时间线性均衡（CTLE）、决策反馈均衡（DFE）和 CDR 的特性模型，同时包含硬件和自适应。模型内还要体现出减损和设计折中。然而，此类信息通常是 SerDes 供应商的专有信息，不可能提供给系统工程师。这就给系统仿真带来了一个挑战。

另一个挑战是模型互操作性。由于很多应用场景中通常都需要第三方 SerDes IP，因此需要建立一个通用接口标准，以便进行互操作性仿真。还有一个挑战是仿真速度。由于大多数设计技术指标是在 1e-12 或更低的比特误码率（BER）上定义的，设计人员需要运行几百万比特，才能在非常低的 BER 水平下预测链路性能，并且达到比较出色的统计置信度。

IBIS-AMI 标准已经很好地解决了上述挑战。通过定义一个通用的 SerDes 模型接口，IBIS-AMI 标准允许 SerDes厂商将 SerDes 特性封装在模型可执行文件中，而不会暴露它们的 IP。系统设计人员可以使用这些模型进行端到端链路仿真。另外，在 AMI 仿真中，假定模拟通道是线性时不变（LTI）的，可以由脉冲响应表现出来。那么可以使用高效的卷积方法来计算通道输出端的信号波形。这样就可以在几分钟内完成几百万比特的仿真，实现在低比特误码率下以良好的置信度准确预测链路性能。

本文介绍了对当前 IBIS-AMI 仿真流程进行修改，以便在特定频率 PPM 偏移下仿真异步系统的详细内容。文中提供了 IBIS-AMI 基础的背景信息，并着重介绍了串行接口链路分析以及 PLL 和 CDR 的基础知识。随后，本文详细介绍了如何修改现有系统，以便将仿真范围从单纯的同步系统扩大到同步和异步系统都包括在内。借此，IBIS-AMI 建模向更全面的解决方案又迈进了一步。本文提供了使用修改后的平台分析异步链路的示例，还举例说明了如果忽略有频率偏移时的 CDR 性能，那么对链路裕量的估计很可能会过于乐观。新提出的 IBIS-AMI 平台将可以帮助业界更好地分析链路性能和编制系统设计预算。

2.IBIS-AMI 建模基础知识

本章节简单介绍了 NRZ 链路的 IBIS-AMI 建模。AMI 定义 SerDes 行为建模接口和一种高效的通道仿真方法。串行链路包括一个发射机、一个物理通道和一个接收机。每个 SerDes 设备（发射机或接收机）都可以用一个IBIS-AMI 模型表示，包括模拟和算法部分。模拟部分是一个普通的 IBIS 模型，而算法部分是数据流模型的一个可执行动态链接库 (DLL)。

在典型的发射机模型中，模拟部分建立了升降波形，输出阻抗，以及信号还原 DLL 的模型。在典型的接收机模型中，模拟部分呈现输入终端，AGC 功能 DLL、均衡化（比如 CTLE、FFE 和 DFE）以及 CDR。将发射机 DLL输出作为理想的电压源，而假设接收机 DLL 输入有很高的阻抗。因此，通过电子方式将 DLL 从模拟通道上解耦，其中包括发射机模拟模型、物理通道和接收机模拟模型。另外，假设模拟通道为 LTI，因此可以由合并的模拟通道脉冲响应表示。图形表示如图 1 所示。

在 AMI 仿真中，发射机 DLL 输入是一个方波，在 0.5V 与 -0.5V 之间切换，表示数据模式。发射的数据速率通过 AMI 参数 bit_time 和 sample_interval 控制。利用模拟通道脉冲响应求取发射机输出的卷积。在卷积计算中可以采用高效的 FFT 算法。产生的信号是接收机 DLL 的输入，后者会对信号施行均衡化和 CDR，并返回均衡化的信号和恢复的时钟。

接收机侧的预期数据速率也是根据 AMI 参数 bit_time 和 sample_interval 确定。接收机输出在每个时钟时间被采样，并与 0 V 参考电压和发射比特进行比较，从而计算 BER。如果接收机 DLL 有 AMI_GetWave 函数，接收机信号处理会在函数内进行。在典型设置中，接收机输入波形分为两段。仿真器重复调用 AMI_GetWave，利用每段波形顺序作为每次函数调用的输入，直到处理完所有分段。恢复的时钟周期信息通过 AMI 参数 clock_times 从接收机 DLL 传递到 EDA 工具。

3. 同步和异步系统

在本文中，我们只讨论嵌入式时钟输入/输出体系结构，例如 SerDes。SerDes 是一个接口 IC，能够在发射机端将 n 比特并行数据转换为串行数据，并在接收机端将该串行数据再转换回 n 比特并行数据。SerDes 的发射机端有串行器、去加重和线路驱动器。接收机端有时钟和数据恢复（CDR）电路、均衡器和串并转换器。参见图 2。

3.1 同步和异步系统

在 SerDes 体系结构中，没有与数据一起发送的显性时钟；时钟信息通过数据转换嵌入到数据中。不同的应用使用不同的协议。SONET、USB、以太网和 PCIe 是常见的串行接口。每个串行接口可以划分到同步组或异步组。如图 3 所示，同步串行接口让发射机和接收机共享一个公共参考时钟。也就是说，发射机和接收机的归一化参考时钟频率是同一个。经过一段时间后，由于温度或电压等环境因素的变化，合成器输出时钟频率可能会发生漂移，但接收机一侧看到的频率与发射机一侧看到的频率是一致的。接收机中的 CDR 只需要跟踪由于噪声和抖动而在发射机与接收机之间发生的即时相位变化。

请下载此文档以了解更多信息。