W2307EP 互连工具箱元件 - 设计高速通道，确保关键指标合格

W2307EP 互连工具箱元件 - 设计高速通道，确保关键指标合格

传输线和过孔转换形成了发射机和接收机之间的高速信号路径。这些路径称为 PCB（印刷电路板）互连。如果在设计时未加优化，它们很容易破坏链路的信号完整性。系统中的损耗和反射对眼图指标有很大影响。先进设计系统（ADS）提供了信号完整性仿真工具，可以帮助您探索设计权衡，有效处理衬底堆叠、传输线损耗和过孔拓扑之间的复杂关系。W2307EP 互连工具箱元件包含两个适用于设计高速互连的实用工具 — Via Designer Utility（过孔设计软件实用工具）和 Controlled ImpedanceLine Designer Utility（可控阻抗线路设计软件实用工具）。结合 ADS 提供的Substrate Editor（衬底编辑器），这些工具可带来优化的设计方法，让您实现理想的链路设计。 

可控阻抗线路设计软件

可控阻抗线路设计软件（CILD）实用工具支持您使用重要指标（后期均衡器眼图参数）优化您的 PCB 堆叠和传输线几何结构。其他工具将向您展示线路中的减损，例如损耗、频率滚降和阻抗变化，但对于如今的多千兆芯片间链路而言，这些指标还不够。在使用现代串行器/解串器（SerDes）的信号处理功能 — 例如发射机（Tx）预加重和接收机（Rx）均衡 — 显著减少线路减损之后，眼图参数成为了最重要的指标。

事实上，现代芯片 I/O 信号处理的主要意义在于让您可以使用更低成本的材料，并且始终使眼图张开。CILD 实用工具允许您在候选线路周围放置发射机和接收机，构成一个完整的ADS 通道仿真器或 ADS 瞬态仿真器原理图，从而实现上述目标。通道仿真器的统计模式可在数秒钟内得到设计空间内每个点的超低 BER 曲线图。您能够快速扫描宽度和间隔等参数来查看效果。

Via Designer

Via Designer 实用工具支持用户通过图形用户界面快速设计单端和差分的过孔转换。过孔模型可以完全通过参数表示，并使用高度精确的三维全波形有限元方法（FEM）仿真技术来进行分析。用户可以在此实用工具（混合模式 S 参数）中查看仿真结果，并导出参数化模型供通道仿真使用。提取的模型包含一个精简的数据库，其中存有大量参数化结果，可在仿真数据之间实现高效内插。使用参数化的传输线和过孔转换， 您可以协同优化高速通道设计，使重要指标（眼图高度和眼图宽度）达到理想状态。

信号完整性挑战 — 找出消耗裕量的因素

当今的信号完整性设计挑战不仅仅是要在接收机上成功复原发射机信号，还要了解影响性能的因素。哪些因素消耗的裕量较多？您可以在哪些方面进行优化？在这里我们会看到，当使用厂商提供的参考设计或过往的产品设计时，由于 PCB 堆叠不完全相同而可能带来的问题。所使用的过孔设计会导致眼图闭合。

ADS 中的 15 分钟快速优化功能可以提供新设计的解决方案，该方案具有很好理解的设计裕量。PCB 互连的设计工作首先从定义初始 PCB 堆叠开始，然后是评测传输线拓扑，接下来是确定在各层之间进行转换的过孔的位置。这些步骤中的任何一步都会给其他步骤的成本和性能带来影响，导致在确定哪个因素真正地消耗裕量时需要勘破它们的复杂关系：层数、线路阻抗、背钻过孔、材料参数（Dk、Df、粗糙度）、版图密度等。

第 1 步：定义 PCB 堆叠

ADS 衬底编辑器

ADS 衬底编辑器具有多种增强功能，可处理多层 PCB。除了图形查看器和编辑器之外，您还可以在表编辑器中将值一次性复制并粘贴到多个层。如果您使用的是现成的设计，那么可以使用 PCB 版图（通过 ODB++ 或 Cadence®.BRD 板导入功能）来导入衬底层定义和钻孔定义。新工作区还提供了一个选项，允许您选择自动生成通用堆叠，避免手动输入的麻烦。

衬底编辑器包含直通、埋孔、盲孔和背钻过孔的定义，并提供因果介电模型和金属表面粗糙度信息。这些信息中的大部分对于 PCB 制造来说是不需要的，但对于运行EM 仿真以确定 PCB 互连的信号完整性来说至关重要。衬底编辑器 与 CILD 和 Via Designer 很好地集成在一起，避免了重新输入信息，并可以高效利用变量定义。

ADS 衬底编辑器的主要特点：

• 导入堆叠定义
• 参数化的材料参数
• 自动生成通用堆叠
• 直通、埋孔、盲孔和背钻过孔
• 因果介电模型
• 金属表面粗糙度
• 梯形横截面（表示走线蚀刻因子）
• 集中的衬底堆叠定义

用于：

• 所有 EM 求解程序
• CILD
• Via Designer

请下载此文档以了解更多信息。