高速计算接口的演进 为数据中心迁移至 400GE 铺平道路

虚拟现实和增强现实（VR/AR）、物联网（IoT）、自动驾驶汽车和高清（HD）视频流传输要求核心网和数据中心能够处理更多、更快的数据。在访问数据时，即使片刻时延，消费者也无法容忍。在某些应用中，例如自动驾驶和医疗物联网设备中，通信时延甚至生死攸关。

数据中心网络需要从 100 千兆以太网（GE）迁移到 400GE 速度，才能支持新兴技术的需求。联网速度的提升需要有更快的内存和串行总线通信作为支撑。除了速度提升到 400GE 之外，数据中心运营商还需要采用新一代高速计算接口，例如高速外围设备互连（PCI Express® 或 PCIe®）和双倍数据速率（DDR）存储器。数据中心运营商还需要考虑为 PCIe 提供替代方案的新型专用互连技术。

PCIe 扩展总线速度将从 PCIe 4.0 升级为 PCIe 5.0，以支持 400GE 速度。存储器也是如此，DDR 将从 DDR 4.0 升级为 DDR 5.0。随着串行数据通信速度的提升，每个层级都需要进行高速、精确的测试。在更高的速度下进行测试时，需要面向所有的最新标准执行全方位一致性测试。

第五代计算标准

高速计算标准每一次更新换代，都带来了新功能和更快的数据传输速率，但同时也为数字设计人员造成了新的测试挑战。由于需要测量复杂的技术指标，设计和确认测试过程会变得非常复杂，并且测试工程师需要很长时间的学习。随着标准从一代迅速演变为新一代，测试工程师可以使用测试解决方案确保其设计完全符合行业标准，从而节省大量时间并更快地将设计推向市场。

PCI Express 演变为 PCIe 5.0

在一年左右的时间内，服务器速度便从 16 千兆比特/秒（Gbps）飞升到 30 Gbps 以上，未来的技术可能会使用 PAM4 将数据速率推高到 50 Gbps 以上，为数据中心的400GE 速度提供有力支持。PCIe 4.0 的数据速率为每秒 16 千兆次传输（GT/s），这个速率不足以支持 400GE 的速度。因此，PCI 特殊利益集团（PCISIG）正在快速推进PCIe 5.0 标准的开发，计划于 2019 年完成。PCISIG 是负责定义 PCI Express 规范的标准机构。PCIe 5.0 的数据速率为 32 GT/s，其吞吐量是 PCIe 4.0 的两倍。

DDR5 将 DDR4 的数据速率提高一倍

每一代新的 DDR（双倍数据速率）SDRAM（同步动态随机存取存储器）标准都会在许多方面带来显著改进，例如速度的提升、体积的缩小和功效的增加。DDR4 专为计算服务器行业设计，最高支持 3.2 GT/s 的数据传输速度。电子器件工程联合委员会（JEDEC）作为负责定义 DDR 规范的机构，目前正致力于新一代 DDR 存储器（DDR5）的开发，以满足更高数据速率的需求。DDR5 将达到 6.0 GT/s 或更高的数据速率，并能有效地将 DDR4 的数据速率提高一倍。

新兴标准提供替代方案

新的互连标准，如开放式相干加速器处理器接口（OpenCAPI）、Gen-Z 和加速器高速缓存一致性互连（CCIX），为 PCIe 标准提供了替代方案。这些总线标准专门用于PCIe 没有特别定制化以适应需求的领域。

OpenCAPI 加快计算速度

OpenCAPI 是一款开放的相干高性能总线标准，通过在服务器内更紧密地整合各种类型的技术（如先进存储器、加速器、网络和存储），提高了计算速度。OpenCAPI 标准由OpenCAPI 联盟定义，可提供 25 Gbps 的数据速率，旨在通过让计算能力贴近数据来提高服务器性能。OpenCAPI 在 CPU 和连接的器件之间提供了一个时延非常小的接口，从而消除了因 I/O 效率低下导致的瓶颈问题。

Gen-Z 瞄准的是存储器与 CPU 的连接

Gen-Z 由 Gen-Z 联盟定义，它是一个针对存储技术进行优化的开放式互连标准，可提高存储器到 CPU 连接的速度。Gen-Z 1.0 版以 IEEE-802.3 物理层规范为基础，提供25 GT/s 和 28 GT/s 的互连速度，并可扩展至 112 GT/s 及更高速度。Gen-Z 元器件使用低时延读写操作直接进行数据存取，几乎不需要应用软件或处理器参与。

CCIX 提高数据吞吐量

CCIX 由 CCIX 联盟定义，其背后的原理是使用 PCIe 物理（PHY）层，但改变总线功能以提高效率并加快速度。CCIX 标准目前支持最高 25 Gbps 的数据速率，预计很快将扩展到 40 Gbps。除了更快的互连速度之外，CCIX 还支持高速缓存一致性。高速缓存一致性能够将存储器一个区域内的任何数据变化迅速传播给在整个系统中不同存储器位置上存储的该数据的所有其他实例。例如，主存储器中可以有一个数据副本，而之前请求过该数据的每个处理器也在本地缓存中保留一个数据副本。借助高速缓存一致性，CPU可以与系统的其余部分更快进行通信。

请下载此文档以了解更多信息。