信号完整性，电源完整性，EMI 和 EMC

使用 ADS 和其它是德科技工具解决高速数字设计挑战

当数字信号达到多千兆位速度时，会出现很多难以预测的问题。使用得心应手的工具，可使您的设计项目步入正轨。是德科技高速数字解决方案包含 EDA 设计与仿真工具，能够帮您轻松应对多千兆位数字设计的挑战。这些工具可以支持您进行时域和频域测量，发现潜在问题，确保您完成符合标准的设计。使用是德科技产品，您将可以精确查明问题所在，优化设计并按时交付成果。

借助 ADS 和来自是德科技的其它工具，您能够：

  • 通过协同访真单个元器件，每个都在其最适度的抽象水平，从而分析完整的芯片间链路：通道、电路或物理层
  • 使用我们获得专利的因果关系和无源性算法，将频域 s 参数模型精确导入至时域电路和通道仿真。
  • 使用通道仿真器的统计和逐位模式，仅用几秒而非几天就可确定超低 BER 轮廓线
  • 以 IBIS 格式（传统和 AMI）和网表格式（非加密模式和使用是德科技密钥的加密模式）导入收发信机模型
  • 从来自 Cadence、Mentor 和 Zuken 等公司的企业级印刷电路板工具导入后期版图原图，用于对电源完整性和信号完整性问题的 EM 分析
  • 仅用几天而非几个月的时间生成 IBIS AMI 模型

推荐的高速数字设计流程

是德科技的目标是提供卓越的 HSD EDA 软件。我们以一流的、强化测量的技术提供综合设计流程，它经过专门调试，可以满足高速数字工程师的需求。

下图显示了工作流程。

Recommended High Speed Digital Design Flow

  1. 首先收集 SerDes 或并行总线 I/O 的 IC 模型。例如，在 FPGA 上，I/O 通常称为多千兆位收发信机（MGT），FPGA 厂商将提供 IBIS AMI、传统 IBIS 或类似 SPICE 的网表模型。例如，该封装模型可能包含在 IBIS 模型中，或作为 s 参数模型单独提供。第一步通常由您的 IC 厂商来完成。您只需获得模型。IC 厂商通常使用我们的 SystemVue 产品来快速、轻松地生成模型，但是任何现成的行业标准模型也都可以使用。
  2. 结合使用 ADS 通道仿真器与 IBIS AMI IC 模型（显示为蓝绿色），这些模型有通道占位符（显示为灰色）。在 ADS 中，前期版图通道通常使用可控阻抗线路设计软件来建模。这让您能够使用相关的指标（例如开眼）来优化堆叠和线路几何图形。相比之下，其它工具则限制您只能使用传统指标，例如频率下降。您可以只创建直通通道模型（如图所示），但是通常您还会添加干扰源通道（此处未显示），以建立受扰通道的串扰效应模型。目的是生成版图限制，供您的物理设计人员在第三方企业级 PCB 工具（例如来自 Cadence 的 Allegro、来自 Mentor 的 Expedition 或来自 Zuken 的 CR-5000）的限制管理器中使用。您将面临许多问题，比如“什么是最好的堆叠？”“我的可控阻抗线路将是什么几何形状？”“信号线路可以靠得多近而不会发生串扰？”“我是否需要背钻过孔，以便减少桩线反射？”
    如果您无法获得 IBIS AMI SerDes 模型，那么可以根据厂商在技术资料中提供的信息（例如预加重或 EQ 分接数），设置内置通用模型的参数。
  3. 如果您拥有传统 IBIS 模型中的 IC 模型，或类似 SPICE 网表格式的 IC 模型，那么可以在 ADS 瞬态中运行它们，并执行与第 2 步相同的训练。简单地说，ADS 通道仿真器与 ADS 瞬态之间的折中就是，对于包含嵌入式时钟的 SerDes 拓扑，通道仿真器的速度通常比瞬态快 1000 倍，但是在拓扑、时钟和同时切换噪声（SSN）等方面，瞬态提供了更大的灵活性。例如，包含源同步时钟的并行总线可以在瞬态中建模，而无法在通道仿真器中建模。瞬态还可以处理 SSN 等电源完整性效应。许多情况下，选择何种仿真器将取决于您可以获得何种 IC 模型。
  4. 您的物理设计师将利用前期版图阶段的成果，设置其企业级 PCB 工具内自动布线程序的限制。详细信息请参见 ADS 工作区示例：: “使用前期版图仿真为基于限制的第三方 PCB 版图工具生成参数” （需要登录知识中心）。
  5. 自动布线程序将获得针到针连通性表格和版图限制，并创建候选版图。
  6. 将候选版图导入 ADS，并准备应用 ADS 和 EMPro 中的电磁场求解程序。您可以选择关键的网络进行分析，围绕它们剪切 cookie，设置端口和基板材料属性等等。矩量法通常是创建电磁模型最高效的方法，但是在有些情况下，我们的 FEM 或 FDTD 求解程序可能更高效。
  7. 用电磁模型（如第 7 步中的紫色方框所示）置换前期版图通道的占位符（如第 2 步中的灰色方框所示）。您可以重复利用通道仿真或瞬态仿真原理图的剩余部分。您可以将“外观相似的”符号与电磁模型关联，并在原理图中与时域或频域仿真控制器配合使用。当候选通道指标（例如 BER 轮廓图）符合您的技术指标，那么您就做好了进入制造阶段的准备。
  8. 一旦您接收到制造阶段返回的原型设计，便可以在将元器件连接到 VNA 和示波器之前和之后执行测量。您可以关联指标的仿真结果与测量结果，结束模型库与端到端性能之间的循环。

与非确定性的“剪切和尝试”方法相比，这一流程可以为您节省反复制作修改电路板所带来的麻烦、时间和费用。

更多资料

返回高速数字设计和仿真。