您希望搜索哪方面的内容？
- 概述和特性
- 售后升级
- 资源
HIGHLIGHTS
W1717 硬件设计套件是一个专用的硬件设计软件，已添加到 W1461BP SystemVue Communications Architect 的基础环境中。它提供了一个固定点仿真模型库，并且能够生成可合成的、分层式、RTL 级的 Verilog 和 VHDL。在配备第三方合成工具后，W1717 为基于多态模型的设计流程提供了一条实施路径，并可自动创建验证包。最后，对于选定的 FPGA 系列，W1717 能够通过快速的 PCIe 接口实现硬件在环（HIL）实时协同验证，并为 M9703 多通道数字化仪提供了一个编程接口。
W1717 硬件设计套件所生成的 Verilog 和 VHDL 语言可以在设计目标之间自如转移，为快速生成设计原型和软件定义无线电（SDR）设计提供了良好的开端。
- 了解更多信息：使用 SystemVue 设计 FPGA 原型
为什么要选择购买 W1717 硬件设计套件？
- 测试与测量应用软件开发：通过对 M9703A/B 和 U5303A 数字化仪 FPGA 直接编程来创建宽带测量算法。适用范围包括 5G 信道探测、混合波束赋形、MIMO 接收机、数字上/下变频、滤波等
- 快速进行原型设计：生成的 RTL 可以在不同硬件厂商之间转移，但仍可连接到 Xilinx Vivado、Altera Quartus II 和其他合成工具
- 高级抽象：在确定目标之前快速考虑位真硬件效应，同时在体系结构级别上提供更好的 BB-RF 分区
- 效率：整合您的专有软件、手动优化的 HDL 模块，或从外部（如 Xilinx CoreGen）导入 IP 核心
- 实时验证：与 Xilinx Virtex 6/7 系列通过 PCIe 接口（例如 ML-605 和 VC-707 开发板）进行硬件在环（HIL）协同仿真，验证和加快开发算法
- 基于模型的真实设计：在每个抽象级别上，利用 RF EDA 模型、测量波形和仿真的无线标准参考 IP，验证和调试 FPGA 硬件算法。将您的基带设计范围扩展至 RF-BB 协同设计
谁将获益于 W1717 硬件设计套件？
- 系统和 SDR 架构师可以避免主观臆测，并为高性能物理层设计提供更好的设计选择与划分。HDL 生成功能可以加快硬件的原型设计，更快提供成熟且继续演进的设计
- HDL 硬件设计人员可以结合使用射频模型、测试设备波形和符合标准的基带参考 IP，更轻松地验证硬件设计
- 测试与测量架构师可以加速宽带、多信道信号处理，对相控阵和 MIMO 应用尤其有利
W1717 硬件设计套件包括什么组件？
- 固定点模型库包含 45 个位真、周期精确的模型。通过模块级/引脚级固定点直方图和“红色 x”溢出/下溢分析，支持固定点数据类型和仿真模式
- 集成的定制模型库，包括手动生成的 HDL 模型库和外部 IP 核心（例如 Xilinx CoreGen）的模型库
- RTL 级 VHDL/Verilog 的 HDL 代码生成功能，包括设计分层结构、系统级测试平台封装器、测试矢量，以及智能生成时钟就绪和启用信号的功能
- 为每个已安装的 HDL仿真器（如 Aldec Riviera-PRO 或 Mentor Questasim）添加多态模型实例，通过现场验证功能，使基于模型的脚本编程和协同仿真变得更轻松
- 来自 SystemVue GUI 的直接集成的合成工具，例如 Xilinx Vivado 和 Altera QuartusII
- 硬件在环协同仿真。使用开发板（例如 ML-605 或 VC-707）通过 PCIe 接口将实时 Virtex 6/7 数据导入 SystemVue，或使用 Keysight M9703A B 数字化仪测试仪器数据
图 1. W1717 固定点模型库提供超过 45 个信号处理模块。这些模块已经为生成适应各种目标的 HDL 代码做好准备。它还提供下溢/溢出诊断，帮助基带架构师诊断位真、有限精度效应等问题。
图 2. W1717硬件设计套件为 Keysight M9703A/B 中的四个 Xilinx FPGA 提供了预先配置的逻辑和控制模型“适配器”。这使得测试与测量架构师能够实施测量算法，并将其作为实时验证程序快速部署。
图 3. W1717 硬件设计套件提供了一条设计 FPGA 硬件的途径。它还在每个抽象级别上保持着模型多态性，支持从系统级方便地进行基于模型的验证。
配置
W1717 硬件设计套件包括用于生成 HDL 代码的固定点模型库，并可添加至 SystemVue 环境中。
W1717 硬件设计套件包括在这些套件中：
要查看全部 SystemVue 配置，请参见 SystemVue 产品结构与选件概要。